Kioxia(原名东芝内存)开发了一种提高闪存存储密度的新技术，称为Twin BiCS Flash。周四宣布的技术本质上允许存储芯片具有更小的单元和每个单元更多的位，这两者都可以导致更高的存储密度。

Twin BiCS闪存是3D NAND闪存驱动器的候选产品，每个单元都有4位以上(也称为QLC)。该公司在2019年8月的闪存峰会上首次向我们提供了关于这项技术的提示，当时它展示了将存储单元“减半”以实现更高密度的3D NAND驱动器的技术。当时Kioxia还是叫东芝内存。

周四，Kioxia公开宣布了世界上第一个“三维半圆形分裂栅闪存单元结构”Twin BiCS Flash的名称与BiCS Flash是一致的，BiCS Flash是Kioxia及其合作伙伴Western Digital目前开发和制造的另一项技术。

与使用圆形电荷陷阱单元的双电荷陷阱闪存不同，新的双电荷陷阱闪存使用半圆形浮栅单元。即使单元比CT技术小，新结构也扩大了单元编程的窗口。虽然目前还不清楚它将是一种五电平单元(PLC)技术还是其他技术，但它使这项技术成为继QLC NAND技术之后的一个有前途的候选技术。

一是增加存储层。最近我们通过了96层NAND闪存芯片，实现了128位NAND闪存芯片。制造商已经在计划未来的500层和800层NAND芯片。

另一个是增加每个单元的位数，这使我们能够在最近拥有SLC、MLC、TLC和QLC NAND。与以前的技术相比，每个单元将每个单元的位数增加一(这通常需要权衡)可靠性。

第三是减小像素尺寸，以便在单个层中容纳更多的像素。

Kioxia的Twin BiCS Flash技术专注于后两者，因为公司认为，由于我们拥有100多个NAND内存层，随着每一代层数的增加，收入会越来越少。根据Kioxia的说法，与其他两种增加密度的方法相比，这种权衡似乎越来越没有吸引力。

该公司在公告中表示

“3D闪存技术通过增加单元的堆叠层数以及实施多层堆叠沉积和高纵横比蚀刻，以低每比特成本实现了高比特密度。近年来，随着单元层数超过100，解决蚀刻轮廓控制、尺寸均匀性和生产率之间的权衡变得越来越具有挑战性。为了克服这个问题，Kioxia开发了一种新的半圆形单元设计单元，通过在传统圆形单元中分裂栅电极来减小单元尺寸，从而可以在更少的单元层上实现更高密度的存储。”

Twin BiCS Flash距离实现还有几年的时间，目前还处于研发阶段。

Kioxia现在正准备在2020年推出BiCS5 128层NAND闪存芯片。SKHynix和三星都在今年早些时候突破了100层的里程碑，分别采用了128层的4NAND和V-NAND v6。